


## 전자회로<선택>

## 2012년 시행 5급(기술) 공채 제2차시험

응시번호 :


성명 :

제 1 문. 다음 회로도를 보고 물음에 답하십시오. (단, 세개의 트랜지스터는 동일하며, 액티브 모드에서 동작하고, 이 때 에미터와 베이스 사이의 전압은  $0.7\text{ V}$ ,  $\beta = 100$ ,  $V_T = 25\text{ mV}$ 이고, Early 효과 및 기생성분은 없다. 캐패시터값은 무한히 크고,  $V_s$ 는 소신호이다) (총 9점)




- 1)  $R_{in1}$ 을 구하십시오. (2점)
- 2)  $R_{in2}$ 를 구하십시오. (2점)
- 3)  $\frac{V_o}{V_s}$ 을 구하십시오. (5점)

제 2 문. 다음 회로는 집적회로에서 매우 유용하게 활용되고 있는 전류스티어링(Current-steering) 회로이다.  $V_{DD} = 3\text{ V}$ ,  $V_{tn} = 0.5\text{ V}$ ,  $V_{tp} = -0.6\text{ V}$ , 모든 채널의 길이(Length)는  $1\mu\text{m}$ ,  $\mu_n C_{ox} = 100\mu\text{A/V}^2$ ,  $\mu_p C_{ox} = 80\mu\text{A/V}^2$ 이고, 전류  $I_1 = I_2 = 200\mu\text{A}$ 로 설계하고자 할 때, 다음 물음에 답하시오. (단, 모든 트랜지스터는 포화영역에서 동작한다고 가정한다) (총 8점)



- 1)  $V_{D1}$ 의 값을 1.5V로 설정할 때, 저항 R의 값과 트랜지스터  $Q_1$ ,  $Q_2$ 의 채널폭을 각각 구하시오. (3점)
- 2) 전류  $I_3 = 400\mu A$ ,  $I_5 = 600\mu A$ 로 설계하고자 할 때,  $V_{D3}$ 의 값과  $Q_3$ ,  $Q_4$ ,  $Q_5$ 의 채널폭을 각각 구하시오. (5점)


제 3 문. 다음은 이상적인 연산증폭기를 사용한 Wien-bridge 발진 회로도이다. 물음에 답하시오. (총 8점)



- 1) 루프이득의 전달함수  $T(s)$ 를 구하시오. (4점)
- 2) 발진 주파수  $\omega_0$ 를 구하시오. (2점)
- 3) 주어진 회로가 발진을 시작하기 위한 조건을 서술하시오. (2점)


제 4 문. 다음의 MOSFET회로의 트랜지스터(M1) 파라미터  $k_n = \mu_n C_{ox} \left( \frac{W}{L} \right) = 1 \text{ mA/V}^2$ ,

$V_{tn} = 0.7 \text{ V}$ ,  $C_{gs} = 5 \text{ pF}$ ,  $C_{gd} = 1 \text{ pF}$ ,  $R_i = 25 \text{ k}\Omega$ ,  $R_1 = R_2 = 250 \text{ k}\Omega$ ,  $R_D = 15 \text{ k}\Omega$ ,  $C_c = 10 \text{ }\mu\text{F}$ 일 때, 다음 물음에 답하시오. (단,  $C_{db}$ ,  $C_{out}$ 은 무시하고, 결과는 소수점 둘째 자리에서 반올림한다) (총 12점)



- 1) M1의 트랜스컨덕턴스  $g_m$ 값을 계산하시오. (3점)
- 2) 고주파 소신호 등가회로를 그리시오. (3점)
- 3) Miller 효과에 의해 입력쪽에 보여지는 등가의 Miller 캐패시턴스식을 유도하고, 그 값을 계산하시오. (단,  $R_D C_{gd} \ll 1$ 이다) (3점)
- 4) 중간대역의 전압이득과 고주파측의 3dB 주파수를 구하시오. (3점)

제 5 문. 다음 Cascode 증폭기 회로도를 보고 물음에 답하시오. (단, (b)회로에 Bias 신호가 입력된 증폭기는 전압이득이 A인 이상적인 차동 증폭기로 가정한다)  
(총 13점)



- 1) (a)회로에서 M2의 드레인으로 들여다 보는 저항( $r_{out1}$ )식을 구하시오. (3점)
- 2) (b)회로에서 M2의 드레인으로 들여다 보는 저항( $r_{out2}$ )식을 구하시오. (3점)
- 3) (b)회로에서  $V_{BIAS}$ 전압 레벨을 높일 때와 낮출 때, 출력전압과 트랜지스터 동작영역 관점에서 회로 동작상 발생할 수 있는 문제점에 대하여 간략하게 설명하시오. (3점)
- 4) (b)회로에서 전압 이득 A가 매우 크다고 가정할 때, 소신호 전압이득 근사식 ( $-\frac{V_{out}}{V_{in}}$ )을 유도하시오. (4점)

## 행정안전부 시험출제과장